




Procesador VIA Nano™



Libro Blanco de Presentación

VIA Technologies, Inc.
Mayo 2008



Contenidos

1. Presentación del procesador VIA Nano™	3
2. Principales especificaciones	4
2.1 Tecnología ecológica	5
3. Visión técnica general del procesador VIA Nano	6
3.1 Arquitectura superescalador y especulativa fuera de orden	6
3.2 Predicción avanzada de bifurcaciones	6
3.3 Subsistema de caché inteligente	7
3.4 Informática multimedia de alto rendimiento	8
3.4.1 Reproducción de Blu-ray Disc™	8
3.4.2 Juegos	8
3.5 Gestión avanzada de la energía y la temperatura	9
3.5.1 Tecnología VIA Adaptive PowerSaver™	9
3.5.2 Potencia de diseño térmico	10
3.6 Motor de seguridad VIA Padlock™	10
3.6.1 Generadores de números aleatorios VIA Padlock	10
3.6.2 Motor de cifrado avanzado VIA Padlock	11
3.6.3 NX Bit	11
3.6.4 Algoritmo Secure Hash	11
4. Rendimiento	12
4.1 Aplicaciones de productividad	12
4.2 Multimedia	12
4.3 Tests sintéticos	13
5. Rendimiento por vatio	14
6. Conclusión	14
7. Contactos	15

Figuras

Figura 1: Diagrama de bloques del procesador VIA Nano	4
Figura 2: Vista frontal y posterior del procesador VIA Nano	5
Figura 3: Visión general de la arquitectura del procesador VIA Nano	7
Figura 4: Pruebas de rendimiento de aplicaciones de productividad	12
Figura 5: Pruebas de rendimiento de aplicaciones multimedia	13
Figura 6: Pruebas de rendimiento de tests sintéticos	13
Figura 7: Comparativa de rendimiento por vatio	14

Tablas

Tabla 1: Versiones iniciales del procesador VIA Nano	5
Tabla 2: Comparativa prestaciones de seguridad procesadores x86 más recientes	11





1. Presentación del procesador VIA Nano™

Los últimos años han sido testigos de cambios significativos en la industria de los microprocesadores y también en el panorama TI global. Buena parte de estos cambios han sido impulsados por tres factores: el creciente interés de las empresas y los consumidores por la eficiencia energética, el auge de la informática móvil y los requisitos de rendimiento cada vez mayores de los dispositivos informáticos, en un entorno multimedia en rápida expansión.

En el ámbito de los microprocesadores, la tradicional carrera por conseguir unas velocidades de procesamiento cada vez mayores ha dado paso a otra, centrada en la energía que se utiliza para conseguir estas velocidades. El rendimiento por vatio es el nuevo indicador para medir la calidad y los principales actores del sector se esfuerzan por incrementar el rendimiento de sus productos, a la vez que reducen la cantidad de energía requerida.

Basado en la recientemente anunciada Arquitectura VIA Isaiah, el nuevo VIA Nano™ es un procesador x86 de siguiente generación, que establece el estándar en cuanto a eficiencia energética para la experiencia envolvente de Internet del mañana. Con avanzadas prestaciones de gestión de la energía y la temperatura, que ayudan a convertirla en la arquitectura de procesador x86 de mayor eficiencia energética del mundo, el procesador VIA Nano también incorpora funcionalidades ultramodernas, computación de alto rendimiento, procesamiento multimedia y las prestaciones de seguridad mediante hardware mejoradas VIA PadLock™.

La compatibilidad de pines del procesador VIA Nano amplía la familia de procesadores VIA C7® y diversifica la oferta de plataformas de procesador de VIA, lo que permite a los OEMs ofrecer una gama más amplia de productos dirigidos a diferentes segmentos del mercado, y les facilita la posibilidad de actualizar el rendimiento de los dispositivos, sin incurrir en los costes de tiempo y capital asociados al rediseño de sistemas.

1.1 Posicionamiento

El alto rendimiento del procesador VIA Nano y su consumo de energía extremadamente reducido, lo convierten en el procesador ideal para la informática móvil. Inicialmente equipará una gama de ordenadores portátiles "ligeros y delgados", que fusionan las ventajas del procesador VIA C7 en duración de la batería, tamaño y funcionamiento sin calentamiento, con el mayor rendimiento computacional de la avanzada arquitectura x86 del procesador VIA Nano.

El procesador VIA Nano también estará presente en dispositivos miniportátiles ultramóviles y sistemas de sobremesa ecológicos y de pequeño formato, para usar en hogares y oficinas.






2. Principales especificaciones

El procesador VIA Nano utiliza la probada tecnología de 65 nanómetros, que ofrece la combinación ideal entre potencia y eficiencia en el rendimiento. Con aproximadamente el doble de transistores que la gama de procesadores VIA C7 basada en el proceso de 90 nanómetros, el procesador VIA Nano es capaz de ofrecer funcionalidades punteras como virtualización, gestión avanzada de la temperatura e innovadoras mejoras de seguridad, que ponen las bases para crear soluciones informáticas energéticamente eficientes y con completas prestaciones.

El VIA Nano subraya el liderazgo de VIA en miniaturización de procesadores, gracias a sus dimensiones extremadamente compactas, que hacen posible una nueva generación de diseños de pequeño formato y aplicaciones más innovadoras y de menor tamaño para la plataforma x86.

- Dimensiones: formato compacto VIA NanoBGA2 (21 x 21 mm)
- Tamaño del núcleo: 7,650 x 8,275 mm (63,3 mm cuadrados)

Figura 1: Diagrama de bloques del procesador VIA Nano





El procesador VIA Nano estará disponible inicialmente en cinco versiones diferentes: dos versiones de “bajo voltaje” (L2100 y L2200), y tres versiones de “voltaje extremadamente bajo” (U2400, U2500 y U2300), como muestra la Tabla 1:

Tabla 1: Versiones iniciales del procesador VIA Nano

Nº modelo.	Frecuencia	FSB	TDP (máx.)	Consumo en reposo	Caché L2
L2100	1.8 GHz	800 MHz	25 vatios	500 mW	1 MB
L2200	1.6 GHz	800 MHz	17 vatios	100 mW	1 MB
U2400	1.3 ⁺ GHz	800 MHz	8 vatios	100 mW	1 MB
U2500	1.2 GHz	800 MHz	6,8 vatios	100 mW	1 MB
U2300	1.0 GHz	800 MHz	5 vatios	100 mW	1 MB

2.1 Tecnología ecológica

Además de cumplir con las directivas RoHS y WEEE, el procesador VIA Nano va más allá de los requisitos obligatorios y será parte de la primera plataforma de procesador que utilizará tecnología de carcasa sin halógenos ni plomo.

Figura 2: Vista frontal y posterior del procesador VIA Nano





3. Visión técnica general del procesador VIA Nano

3.1 Arquitectura superescalar y especulativa fuera de orden

La gama de procesadores VIA Nano se basa en la Arquitectura VIA Isaiah, la primera arquitectura superescalar y con ejecución fuera de orden concebida por Centaur Technology, el equipo de diseño de microprocesadores de VIA con sede en Austin, Texas (Estados Unidos).

A nivel general, todas las arquitecturas modernas superescalares y fuera de orden son similares. Las diferencias aparecen en los diversos objetivos, tecnologías y filosofías de diseño de los productos. Estas diferencias en los detalles llevan a productos finales con distintos niveles de rendimiento y consumo de energía.

En un solo ciclo de reloj, el procesador VIA Nano puede decodificar tres instrucciones x86 completas, generar tres micro-ops fusionadas, emitir siete micro-ops de ejecución (especulativamente y fuera de orden) a siete puertos de ejecución y retirar tres micro-ops fusionadas.

La Figura 2 muestra una imagen conceptual de los componentes y la estructura de pipeline del procesador VIA Nano. Las pipelines cargan bytes de instrucciones x86 y los convierten en instrucciones internas de la máquina, denominadas micro-ops. Las instrucciones x86 y las micro-ops proceden en el orden del programa hacia esta porción de la pipeline (“en orden”). La etiqueta especulativa se refiere al hecho de que el procesador puede optar por no cargar las instrucciones correctas del programa (en el caso de una falta de predicción de las bifurcaciones, por ejemplo).

La emisión y la ejecución fuera de orden tienen lugar cuando los componentes de la pipeline cogen las micro-ops traducidas y las envían a las unidades de ejecución apropiadas. La emisión y la ejecución no se realizan necesariamente en el orden del programa; las instrucciones se envían y se ejecutan siempre que sus entradas de datos estén disponibles (por eso se llama “fuera de orden”). La realización de las emisiones y las ejecuciones fuera de orden recae en las micro-ops (y sus operandos y resultados) y se mantiene en un Búfer de Reordenación (ROB) y en un Búfer de Reordenación de Memoria (MOB). El resultado de la ejecución de la micro-op se devuelve al ROB para esperar a su retirada en orden.

3.2 Predicción avanzada de bifurcaciones


El procesador VIA Nano implementa un algoritmo de predicción de bifurcaciones exclusivo y muy potente, que utiliza ocho predictores diferentes en dos fases distintas de la pipeline. La primera fase de carga de la pipeline contiene tres predictores sobre el comportamiento condicional de la bifurcación (cada uno es más preciso en un tipo concreto de bifurcación), un predictor sobre cuál de estos predictores usar y un predictor separado de retorno.

La fase de traducción (en la que se conoce más información sobre las instrucciones) contiene un predictor de retorno, un predictor de “desbordamiento” de la bifurcación



condicional y un predictor por defecto. Cada predictor está diseñado para ser más preciso en un tipo particular de bifurcación, en un punto determinado de la pipeline. Los predictores interactúan y “votan” para obtener la predicción final.

Figura 3: Visión general de la arquitectura del procesador VIA Nano



3.3 Subsistema de caché inteligente

El procesador VIA Nano incluye numerosas innovaciones en el subsistema de la caché, que permiten un uso muy eficiente de la área total de caché (y, por lo tanto, de la potencia de la caché). El subsistema de caché comprende la caché de instrucciones de nivel 1 (caché I), la caché de datos de nivel 1 (caché D), la caché unificada de nivel 2 (caché L2) y algunas cachés o búferes especializados. Cada una de las cachés I y D contiene 64 kilobytes y es asociativa de 16 vías.

La caché L2 está organizada como asociativa de 16 vías y está diseñada para soportar una amplia variedad de tamaños, con un mínimo esfuerzo de implementación. El



tamaño de la caché L2 en la primera implementación del procesador VIA Nano es de 1 MB, pero los procesadores siguientes pueden tener tamaños diferentes.

Además, la caché L2 es “exclusiva”, lo que significa que los contenidos de la caché L1 no residen en la caché L2, lo que incrementa el tamaño efectivo de la caché L2, en comparación con el enfoque “inclusivo” que tienen las arquitecturas competidoras.

Otra prestación única del procesador VIA Nano es que muchos de los algoritmos de datos precargados colocan la información en una caché de precarga especial de 64 líneas, en lugar de cargarla directamente en la caché L2. Este enfoque mejora la eficiencia de la caché L2 y su menor tamaño es suficiente, dado que el tiempo de vida útil de los datos precargados es corto.

3.4 Informática multimedia de alto rendimiento

El procesador VIA Nano pone un énfasis especial en la ejecución de punto flotante de alto rendimiento. Puede ejecutar cuatro sumas de punto flotante y cuatro multiplicaciones de punto flotante en cada ciclo de reloj. Utiliza un algoritmo completamente nuevo para las sumas de punto flotante, que da como resultado una latencia en la suma de punto flotante más baja que en cualquier procesador x86: dos ciclos de reloj para cualquier formato (SP, DP, DE, empaquetado o escalar). De la misma forma, el multiplicador de punto flotante tiene una latencia más baja que cualquier otro procesador x86: tres ciclos de reloj para multiplicación SP y cuatro para DP y DE.

Además, la ruta de los datos para las instrucciones de las integradas SIMD (SSEx) tiene un ancho de 128 bits, y prácticamente todas las instrucciones SSEx (incluidos todos los shuffles) se ejecutan en un sólo ciclo de reloj.

3.4.1 Reproducción de Blu-ray Disc™

La reproducción de contenidos de DVD es sencilla hoy en día con cualquier CPU moderna, pero sin embargo la aparición de los contenidos de Alta Definición y el auge del nuevo formato óptico de siguiente generación, la tecnología Blu-ray Disc™, han generado nuevos y más exigentes requisitos informáticos en el mercado de los PC.

La arquitectura superescalar y fuera de orden del procesador VIA Nano facilita una reproducción excepcionalmente suave de Blu-ray y de otros formatos de vídeo de alta definición, que pueden contener flujos cifrados de datos de hasta 40 Mbps.

3.4.2 Juegos

Cuando se combinan con una tarjeta gráfica independiente apropiada, el robusto multiplicador FPU de dos relojes y la ruta de datos de 128 bits del VIA Nano ofrecen una excelente experiencia de juego, al proporcionar un renderizado extremadamente suave de las imágenes 3D.





3.5 Gestión avanzada de la energía y la temperatura

Además de la agresiva gestión dinámica de la energía activa habitual de VIA, el procesador VIA Nano utiliza nuevas técnicas de circuito de baja energía. Incluyen los controles de energía más recientes a nivel de instrucciones x86, junto con un nuevo estado de energía "C6" en el que las cachés están vaciadas, el estado interno se guarda y el voltaje principal se desconecta.

El procesador VIA Nano cuenta también con diversas nuevas prestaciones VIA Adaptive PowerSaver™ exclusivas. Incluyen algoritmos de grano fino para una transición adaptativa entre los estados de rendimiento y voltaje (estados "P") mientras el procesador continúa funcionando.

Existe otra función que proporciona un overclocking automático si la temperatura del núcleo es baja. Y otra prestación permite al procesador mantener automáticamente la temperatura del núcleo al nivel que especifique el usuario. También se ofrecen funciones adicionales de gestión de la energía y la temperatura.

3.5.1 Tecnología VIA Adaptive PowerSaver™

Adaptive PowerSaver™ Technology es el nombre de un conjunto de optimizaciones diversas del estado P. Cuando cambia de estado P, entre el estado actual y uno superior, el procesador VIA Nano es capaz de realizar la transición mientras el bus y la ejecución del programa continúan funcionando, a diferencia de los procesadores de Intel, que detienen el bus y la ejecución del procesador. Esto supone una significativa mejora de la respuesta durante los múltiples cambios de estado P que realiza un procesador móvil.



Otro mecanismo exclusivo del procesador VIA Nano ajusta automáticamente el voltaje del estado P, basándose en la temperatura del núcleo. Pongamos, por ejemplo, que el procesador normalmente requiere 1,1 V para funcionar a 2 GHz en su temperatura máxima especificada del núcleo. Sin embargo, si durante una transición a la velocidad de 2 GHz, la temperatura del procesador es 20° inferior al máximo establecido, entonces la prestación de Control Adaptativo de Estado P calcula automáticamente que sólo se requieren, digamos, 1,0 V para alcanzar los 2 GHz y, en consecuencia, solamente cambia a 1,0 V.

Además, el procesador VIA Nano implementa un mecanismo de Limitación Adaptativa de la Temperatura. El software del sistema puede indicar, por ejemplo, que quiere mantener el procesador a no más de 80° (sería todo el calor que el sistema puede eliminar). Mediante este mecanismo único, el procesador ajustará los estados P de forma automática y dinámica para que la temperatura del núcleo no exceda los límites indicados.





3.5.2 Potencia de diseño térmico

Gracias a las innovaciones en la arquitectura del procesador anteriormente mencionadas, el procesador VIA Nano es capaz de ofrecer una significativa mejora del rendimiento, a la vez que mantiene el mismo formato de bajo consumo del VIA C7.

Las versiones iniciales de producción del procesador VIA Nano ULV a 1.0 GHz tendrán una potencia de diseño térmico máxima (TDP máx.) de sólo 5 vatios (un consumo en reposo de apenas 100 mW), que se eleva a 25 vatios en el procesador VIA Nano a 1.8 GHz, con un consumo en reposo de 500 mW.

3.6 Motor de seguridad VIA Padlock™

VIA reconoce la necesidad de mejorar la seguridad y ha estado trabajando durante varios años en el desarrollo de prestaciones de seguridad, asequibles y de alto rendimiento, para sus procesadores de bajo consumo, como parte de una aproximación más holística a la seguridad de la información. El procesador VIA Nano amplía el motor de seguridad VIA PadLock™ para incluir nuevas áreas de protección de datos, al integrar varios fundamentos en el núcleo diseñados para trabajar de forma coordinada con aplicaciones seguras de comunicaciones, almacenamiento y comercio electrónico.

Al asumir buena parte de la pesada carga asociada a los programas de seguridad, el motor de seguridad VIA PadLock colabora con las aplicaciones de seguridad más exigentes, sin sobrecargar los recursos del sistema ni afectar al funcionamiento normal. Esto permite desarrollar dispositivos x86 de electrónica de consumo e integrados con un formato pequeño y que ahorran energía, que pueden utilizarse en el entretenimiento online asociado al comercio electrónico y a la gestión de los derechos digitales.



Como reside directamente en el núcleo del procesador, el motor de seguridad VIA PadLock es inherentemente más seguro que las prestaciones de seguridad basadas en software o chipset, que funcionan mediante controladores de software vulnerables. El motor de seguridad VIA PadLock incluye dos generadores de números aleatorios, cifrado AES, NX bit y algoritmos Secure Hash (SHA-1 y SHA-256).

3.6.1 Generadores de números aleatorios VIA Padlock

La generación de números aleatorios es muy importante, ya que constituye la base del proceso de cifrado. La fuente de las claves que se necesitan para proteger la información, y su entropía, determina en buena parte la solidez del cifrado simétrico y asimétrico. Dicho de forma simple, cuanto más fuertes sean las claves, mayor será el nivel de seguridad.

A partir de las oscilaciones eléctricas aleatorias de la superficie del núcleo, los RNGs del VIA PadLock son capaces de crear números aleatorios altamente impredecibles, a tasas sostenidas de 12 millones por segundo, según la calidad de la aleatoriedad





requerida, lo que satisface por completo las necesidades de las aplicaciones de seguridad que requieren verdadera aleatoriedad.

3.6.2 Motor de cifrado avanzado VIA Padlock

Elegido como estándar por el Gobierno de Estados Unidos, el cifrado AES ha sido ampliamente adoptado, gracias a los cálculos inmensamente complejos que requiere su algoritmo. Capaz de cifrar datos a tasas máximas de 25 gigabits/seg. (a 2 GHz, hasta 200 veces más rápido que una conexión de red estándar), AES se usa para transmitir información de forma segura a través de una conexión de Internet no protegida, así como para cifrar datos en tiempo real, con objeto de evitar que los hackers puedan leer la información del dispositivo.

3.6.3 NX Bit

Esta prestación levanta un muro virtual en la memoria del sistema, para prevenir la proliferación de la mayoría de los gusanos. Al marcar la memoria con un atributo que indica que ese código no se debe ejecutar desde esa memoria, NX bit ayuda a prevenir los daños o la propagación del código malicioso en los dispositivos x86.

3.6.4 Algoritmo Secure Hash

Los algoritmos Secure Hash se usan en la criptografía para proporcionar Códigos de Autenticación de Mensajes (MAC) y firmas digitales. Estos elementos permiten al receptor de la información verificar la autenticidad del origen de la información y también que es correcta. El VIA Nano incluye dos de los algoritmos más comunes, SHA-1 y SHA-256, capaces de cifrar información a tasas de hasta 5 gigabits/seg.

Tabla 2: Comparativa de las prestaciones de seguridad de los procesadores x86 más recientes

	AMD Phenom	Intel Core 2	Intel Atom	VIA C7	VIA Nano
Secure Hash	No	No	No	SHA-1 y SHA-256 completo	SHA-1 y SHA-256 completo
Desbordamiento de búfer	NX bit	NX bit	NX bit	NX bit	NX bit
Cifrado en núcleo	No	No	No	Cifrado/descifrado AES completo, aceleración RSA Modos CBC,CFB-M,AC,CTR Pico 25 Gb/s	Cifrado/descifrado AES completo, aceleración RSA Modos CBC,CFB-M,AC,CTR Pico 25 Gb/s
Generación de números aleatorios (RNG)	No	No	No	2 RNGs mediante hardware mejorados hasta 12 Mb/s Los datos alimentan el motor SHA	2 RNGs mediante hardware mejorados hasta 12 Mb/s Los datos alimentan el motor SHA






4. Rendimiento

Los siguientes apartados muestran los resultados de las pruebas de rendimiento del procesador VIA Nano, en comparación con el popular procesador VIA C7. La comparativa del rendimiento de ambos procesadores, junto al nuevo chipset IGP multimedia digital VIA VX800, se realizó con varias aplicaciones de software agrupadas en tres amplias áreas: productividad, multimedia y tests sintéticos.

4.1 Aplicaciones de productividad

El procesador VIA Nano incrementa hasta 3 veces el rendimiento de las principales aplicaciones de software de productividad.

Figura 4: Pruebas de rendimiento de aplicaciones de productividad




4.2 Multimedia

Debido a la creciente importancia que tiene el rendimiento multimedia en la informática contemporánea, la significativa mejora que supone el procesador VIA Nano, en comparación con el VIA C7, abre la puerta a mayores niveles de usabilidad y a una experiencia superior del usuario.






Figura 5: Pruebas de Rendimiento de aplicaciones multimedia



4.3 Tests sintéticos

Figura 6: Pruebas de rendimiento de tests sintéticos






5. Rendimiento por vatio

Desde la presentación del procesador VIA C3® en 2001, VIA ha liderado el sector en el diseño de plataformas de procesador x86 energéticamente eficientes. Desde equipos de sobremesa y portátiles, a clientes delgados y sistemas de informática industrial, las plataformas de procesador de VIA han conseguido una sólida reputación en rendimiento líder por vatio y funcionamiento sin calentamiento.

Ahora, con el lanzamiento del procesador VIA Nano, VIA eleva de nuevo el listón. Al mantener el mismo formato de consumo extremadamente bajo de los procesadores previos de VIA, a la vez que mejora significativamente el rendimiento computacional, el procesador VIA Nano es fácilmente el procesador líder del mercado en cuanto a rendimiento por vatio.

Figura 7: Comparativa de rendimiento por vatio



- Estadística de rendimiento basada en la puntuación global en OfficeBench 2007
- TDP para Celeron-M a 1.6 GHz = 31 vatios; TDP para VIA Nano a 1.6 GHz = 17 vatios
- SO = Windows Vista Enterprise

6. Conclusión

El procesador VIA Nano ha sido diseñado para satisfacer las necesidades de los usuarios y las aplicaciones más habituales, a la vez que ofrece una eficiencia líder del sector en rendimiento/coste y rendimiento/vatio. Gracias a su conjunto de instrucciones de siguiente generación y a los más recientes avances en arquitectura de procesadores, el procesador VIA Nano está adaptado de forma única a las rigurosas demandas computacionales y de procesamiento multimedia de los dispositivos TIC de hoy en día.





Al estar centrado en el rendimiento energéticamente eficiente, el procesador VIA Nano está listo para contribuir al crecimiento del mercado de los ordenadores portátiles y para revitalizar el segmento de los PCs de sobremesa tradicionales, con una nueva gama de emocionantes sistemas de pequeño formato convenientemente optimizados.

7. Contactos

Para más información sobre el procesador VIA Nano, rogamos contacte con Richard Brown, de VIA Technologies, Inc, o con CJ Holthaus, de Centaur Technology, o bien acceda a la web corporativa de VIA en www.viatech.com.

- 1) Contacto de Ventas y Marketing: Richard Brown, RIBrown@via.com.tw
- 2) Contacto Técnico: CJ Holthaus, CJ@centtech.com

Advertencia

Las pruebas y mediciones de rendimiento que contiene este documento han sido realizadas utilizando sistemas informáticos y/o componentes específicos y reflejan el rendimiento aproximado de los productos de VIA según los resultados de estas pruebas. Cualquier diferencia en el hardware del sistema, el diseño del software o la configuración puede afectar al rendimiento final. Los compradores deberían consultar otras fuentes de información para evaluar el rendimiento de los sistemas o componentes, antes de decidir su compra. Para más información, por favor contacte con su representante de ventas.

